1.cpu延时函数
2.FPGA XDMA 中断模式实现 PCIE3.0 测速试验 提供工程源码和QT上位机源码
3.自建speedtest测速服务器教程，线测Linux/Windows/群晖
4.FPGA纯verilog实现RIFFA的速源PCIE测速实验，提供工程源码和QT上位机
5.中科大测速网 - 简单纯粹、码线美化免费开源的测速在线测速工具，使用免费无广告，源码代码开源
6.PCIE专题第三章PCIE测试

cpu延时函数

       高精度延时,线测github bilibili源码 是 CPU 测速的基础 Windows 内部有一个精度非常高的定时器, 精度在微秒级, 但不同的系统这个定时器的频率不同, 这个频率与硬件和操作系统都可能有关。

        利用 API 函数 QueryPerformanceFrequency 可以得到这个定时器的速源频率。

        利用 API 函数 QueryPerformanceCounter 可以得到定时器的码线美化当前值。 根据要延时的测速时间和定时器的频率, 可以算出要延时的时间定时器经过的周期数。

        在循环里用 QueryPerformanceCounter 不停的源码读出定时器值, 一直到经过了指定周期数再结束循环, 就达到了高精度延时的目的。 高精度延时的线测程序, 参数: 微秒 二．测速程序 利用 rdtsc 汇编指令可以得到 CPU 内部定时器的值, 每经过一个 CPU 周期, 这个定时器就加一。 如果在一段时间内数得 CPU 的速源周期数, CPU工作频率 = 周期数 / 时间 为了不让其他进程和线程打扰, 必需要设置最高的优先级 以下函数设置当前进程和线程到最高的优先级。

        SetPriorityClass(GetCurrentProcess(),码线美化 REALTIME_PRIORITY_CLASS) SetThreadPriority(GetCurrentThread(), THREAD_PRIORITY_TIME_CRITICAL) CPU 测速程序的源代码, 这个程序通过 CPU 在 1/ 秒的时间内经过的周期数计算出工作频率, 单位 MHz

FPGA XDMA 中断模式实现 PCIE3.0 测速试验 提供工程源码和QT上位机源码

       前言

       PCIE（PCI Express）作为现今行业首选的高速接口标准，相较于PCI及早期总线结构，测速提供了专用连接，源码大幅提高了数据传输效率。本设计采用Xilinx的app源码保护XDMA方案，构建基于Xilinx系列FPGA的PCIE3.0通信平台，通过XDMA的中断模式与QT上位机通讯。上位机通过软件中断实现与FPGA的数据交互，关键在于设计了一个xdma_inter.v中断模块，该模块与驱动配合处理中断，通过AXI-LITE接口，上位机读写xdma_inter.v寄存器实现数据传输。此外，通过AXI-BRAM演示了用户空间的读写访问测试。此方案仅适用于Xilinx系列FPGA，提供完整的工程源码和QT上位机源码，简化了驱动查找与软件开发步骤，使得PCIE应用更加便捷。本文详细描述了设计过程，提供完整的工程源码和技术支持。

       我已有的ce排版源码PCIE方案

       我的主页包含基于XDMA的PCIE通信专栏，涵盖轮询模式及RIFFA实现的数据交互与测速，以及应用级别图像采集传输方案，详情请参阅专栏地址。

       PCIE理论

       PCIE相关理论知识，如协议细节与工作原理，可自行查阅百度、CSDN或知乎等平台。使用XDMA后，对PCIE协议的理解需求降低。

       总体设计思路和方案

       总体设计思路围绕XDMA实现PCIE通信。XDMA作为高性能、可配置的SG模式DMA，适用于PCIE2.0和3.0，支持AXI4或AXI4-Stream接口，通常与DDR协同工作。设计中重点是移动kdj源码编写xdma_inter.v中断模块，配合驱动处理中断，实现AXI-LITE接口，上位机通过访问用户空间地址读写寄存器。同时，利用AXI-BRAM进行用户空间读写测试。

       QT上位机及其源码

       本方案使用VS + Qt 5..构建QT上位机，通过中断模式调用XDMA官方API，实现与FPGA的数据交互。提供的例程专注于读写测速功能，附带完整的QT上位机软件及源码。

       vivado工程详解

       开发板采用Xilinx-xcku-ffva-2-i型号，使用Vivado.2构建工程。配置PCIE3.0 X8接口，实现QT上位机的测速试验功能。综合后的代码架构展示了XDMA中断数量的设置，同时进行了FPGA资源消耗和功耗预估。51源码城

       上板调试验证

       开启上位机测速程序，通过QT软件进行PCIE速度测试。结果显示读写、单读、单写测试的性能表现。

       福利：工程代码获取

       由于代码体积过大，不便通过邮件发送，提供某度网盘链接方式获取完整工程代码。资料获取方式通过私信联系。

自建speedtest测速服务器教程，Linux/Windows/群晖

       要自建speedtest测速服务器，无论你使用的是Linux、Windows还是群晖，本文将为你提供详细的教程。首先，speedtest是一个通过HTML和JavaScript测试网络速度的服务，支持多种操作系统和服务器，包括Windows、MacOS、Linux、Unix等，以及IIS、Nginx、Apache、lig/KastnerRG/ri...。如果需要深入研究RIFFA框架，请认真阅读相关驱动程序文档。

       示例工程查看：首先，了解RIFFA框架的工作原理，建议仔细研究官方示例工程。然后，创建一个新工程，复制官方示例文件并修改为适应自己FPGA板子的版本。此过程需熟悉其组成部分并逐步深入。

       修改官方示例：根据自己的FPGA芯片型号（如XC7AT-FFG、XC7AT-FFG、XC7AT-FBG等）对IP核进行更新。在Core Capability页，修改事务层最大负载数据为字节，确保与IP核配置相匹配。

       修改顶层文件与约束文件：将顶层文件中C_NUM_LANES由4通道修改为2通道，C_PCI_DATA_WIDTH数据宽度由位宽修改为位宽，C_MAX_PAYLOAD_BYTES最大负载数据修改为。同时，删除并修改约束文件内容，确保程序正确固化到外部flash中。

       IP核详解：7 Series Integrated Block for PCI Express是XILINX在7系列FPGA上的一种可扩展、高带宽和可靠的串行互连构建块，用于构建PCIE应用。IP核包含完整的事务层、数据链路层与物理层，支持最高5gb/s (Gen2)速度下的1通道、2通道、4通道和8通道端点和根端口配置，接口使用AMBA的axi4 stream接口。

       自建工程：熟悉官方示例与IP核后，通过添加源码，自建IP核建立Riffa框架在FPGA的工程。在riffa源码下xilinx目录建立嵌入式工程目录，拷贝相关代码文件到目录下，并创建工程。选择适当的FPGA芯片型号，添加约束文件，最终生成比特流文件和配置文件，下载到FPGA板卡。

       结果验证：使用PCIE测速助手软件检测PCIE板卡状态，若正常工作，显示读写速度测速功能；若未插入PCIE板卡，则显示未插入状态。点击测速按钮，进行PCIE测速操作，速度显示结果将通过软件仪表盘显示。

       官方测速程序与QT上位机编写：使用官方测速程序进行设备测试，通过命令行操作获取最大带宽。QT上位机编写测速软件，需要对QT与C/C++语言有基础了解，程序设计逻辑包括设备检测、测速按键控制、速度计算与显示。程序代码主要逻辑在widget.cpp文件中实现，通过时间差计算读写速度，并将结果展示在仪表盘上。

       章节总结：本章节涵盖了从FPGA板卡到上位机的完整PCIE测试流程，通过软硬件结合，实现基本的PCIE测速功能。